

Unidad Central De Proceso

Sistemas Informáticos I.E.S. Virgen de la Paloma
Carlos Barahona

Introducción (I)

- La CPU es el componente central del ordenador. Es el encargado de llevar a cabo el procesamiento de la información y de regular la actividad de todo el sistema informático.

CBF - IES Virgen de la Paloma - SIMR DAI Tarde 0809 - Página 2 CPU

Introducción (II)

- Los componentes típicos de una CPU son:
 - ALU (unidad aritmética lógica)
 - UC (unidad de control)
 - Registros

CBF - IES Virgen de la Paloma - SIMR DAI Tarde 0809 - Página 3 CPU

Introducción (III)

- Familias de procesadores
 - Intel:
 - 4004, 8008, 8080, 8086, 8088, 80186, 80286, 80386, 80486, Pentium, Pentium II, Celeron, Pentium II MMX, Pentium III, Xeon, Itanium, Pentium IV, Mobile, Itanium II, Core i Duo, Core i Duo 2, Quad Core
 - AMD:
 - K6, Athlon, Duron, Opteron, Athlon 64, Athlon Phenom (Triple y Quad)
 - Motorola:
 - 68000, 68010, 68020, 68030
 - IBM:
 - Power PC, Dual Power

CBF - IES Virgen de la Paloma - SIMR DAI Tarde 0809 - Página 4 CPU

Arquitecturas (I)

- Dependiendo del número de instrucciones que soporte la CPU distinguimos dos tipos de arquitecturas:
 - CISC: Complex Instruction Set Computer
 - RISC: Reduced Instruction Set Computer

CBF - IES Virgen de la Paloma - SIMR DAI Tarde 0809 - Página 5 CPU

Arquitecturas (II)

- CISC:
 - Utilizada en las primeras CPUs se caracteriza por disponer de un grupo muy amplio de instrucciones complejas y potentes.
- RISC:
 - Apareció al mejorar las tecnologías de la memoria principal aumentando la velocidad de acceso a la misma.
 - Se caracteriza por poseer un reducido grupo de instrucciones.

CBF - IES Virgen de la Paloma - SIMR DAI Tarde 0809 - Página 6 CPU

Arquitecturas (III)

- Para ejecutar una tarea se necesitan más instrucciones en RISC que en CISC, pero el hecho de tener actualmente unos mecanismos rápidos de acceso a memoria, buses de alta velocidad y compiladores especializados en arquitecturas RISC compensa esta carencia.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 7 CPU

Componentes

- ALU (Unidad Aritmética Lógica):
 - Ejecuta operaciones lógicas y aritméticas
- UC (Unidad de Control):
 - Lee, interpreta y realiza las instrucciones del programa en ejecución.
- Registros:
 - Zonas de memoria donde se guardan los datos que se están procesando.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 8 CPU

ALU (I)

- Es la encargada de tratar los datos, ejecutando las operaciones requeridas de acuerdo al programa en curso, según la unidad de control vaya enviándole los datos correspondientes e indicándole que operación debe realizar.
- Las operaciones son muy elementales, de forma que muchas unidades aritméticas se construyen con circuitos sumadores/restadores, necesitando de varios pasos para realizar operaciones complejas.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 9 CPU

ALU (II)

- Los tipos de operaciones que típicamente puede realizar una ALU son:
 - De desplazamiento:
 - Consisten en mover los bits de un operando hacia la derecha o hacia la izquierda un número determinado de bits.
 - Lógicas:
 - Son las conocidas NOT, OR, AND y XOR
 - Manipulación de signo:
 - Cambio de signo.
 - Aritméticas:
 - Suma, resta, multiplicación y división.
 - De transferencia de datos
 - De modificación de secuencia
 - De comparación


CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 10 CPU

ALU (III)

- La estructura de una unidad aritmética lógica se compone de:
 - Uno o varios operadores.
 - Banco de registros.
 - Bistables de estado.
 - Órgano secuenciador.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 11 CPU

ALU (IV)



CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 12 CPU

ALU (V)

- **Operador**
 - Es el encargado de realizar las operaciones.
 - Pueden existir distintos operadores especializados dentro de una misma ALU de forma que cada uno de ellos se encargue de un tipo de operación. P.Ej. Operador de enteros y operador de coma flotante.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 13 CPU

ALU (VI)

- **Banco de registros:**
 - El banco de registros de tipo general sirve para que el usuario almacene temporalmente datos y resultados intermedios. Existe un registro especial dentro del banco de registros denominado Acumulador.
 - El acumulador es el registro donde se depositan los resultados del operador.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 14 CPU

ALU (VII)

- **Biestables de estado**
 - Se encuentran dentro del registro de estado.
 - Se denominan de estado porque almacenan ciertas condiciones relativas a la última operación realizada por la ALU
 - Típicamente suelen encontrarse los siguientes biestables:
 - Z (cero): se pone a 1 cuando el resultado de la operación es 0.
 - N (negativo): se pone a 1 si el resultado es negativo.
 - C (acarreo): se pone a 1 si el resultado tiene acarreo.
 - O (desbordamiento): se pone a 1 si el resultado tiene desbordamiento.
 - Otros: acarreo auxiliar, indicador de paridad, etc

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 15 CPU

ALU (VIII)

- **Secuenciador:**
 - Necesario en aquellas ALUs compuestas por varios operadores, o por varios microprocesadores (p.ej. Coprocesador matemático) para realizar operaciones en paralelo. Implica la aparición de nuevos elementos: contador de fases, conjunto de registros transparentes para el usuario.


CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 16 CPU

ALU (IX)

- **Instrucciones:**
 - Una instrucción es una serie de 1s y 0s. La UC se encarga de interpretarlos y de generar las señales de control adecuadas para la ALU y resto de componentes.
 - Para interpretar correctamente una instrucción se parte del formato de instrucción, que consiste en dividir la instrucción en una serie de campos (subsecuencias de bits)

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 17 CPU

ALU (X)



CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 18 CPU

ALU (XI)

- Modos de Direccionamiento
 - Los modos de direccionamientos son las distintas formas de las que dispone la maquina para especificar donde esta un dato y decir así como poder localizarlo
 - Existen 3 modos de direccionamiento clásicos:
 - Inmediato
 - Directo o Absoluto
 - Indirecto

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 19 CPU

ALU (XII)

- Inmediato:
 - El dato ya se encuentra en la CPU, por lo que no hay que buscar el dato. El operando (El dato) se da en forma explicita en la instrucción, en el campo de código de operación.
- Directo o Absoluto
 - Si no hay suficiente espacio en la instrucción para incluir el dato, podemos dar la dirección donde se almacena ese dato. Esta dirección aparecería en el campo de referencia a operandos fuente. Puede ser la dirección de un registro de datos en el cual está el operando (directo a registro).
- Indirecto
 - Se especifica la dirección que contiene el dato. Puede ser de registro (indirecto a registro) o de memoria.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 20 CPU

Unidad de Control (I)

- EL IEEE define la UC como “La parte que efectúa la recuperación de las instrucciones en la secuencia apropiada, la interpretación de cada instrucción y la aplicación de las señales apropiadas a la ALU y a las otras partes de acuerdo con esta interpretación.”

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 21 CPU

Unidad de Control (II)

- Es decir, la UC monitoriza el funcionamiento de todo el computador dirigiendo la información a las unidades o elementos precisos en el momento adecuado y dando las órdenes oportunas para que se realicen las operaciones pertinentes (memorizar, sumar, etc).
- Para ello, analiza e interpreta el código de operación, el modo de direccionamiento de la instrucción en curso y los valores de los biestables.
- En función de este análisis genera señales de control según un orden predeterminado y de una forma sincronizada por medio del uso de un temporizador.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 22 CPU

Unidad de Control (III)

- Tal y como establece la teoría de Von Neumann sobre la cual se basa la arquitectura actual de los computadores, las instrucciones y sus operandos que conforman el programa se guardan, una tras otra, en posiciones sucesivas de memoria, desde donde son transferidas una a una a la CPU, donde se descodifican y ejecutan.

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 23 CPU

Unidad de Control (IV)

Dirección		
000	MULT A, #02	Instrucción
001	02	Operando
002	DEC A	Instrucción
003	ADD A, #fe0f	Instrucción
004	0f	Operando
005	fe	Operando
006	
007		

CBF – IES Virgen de la Paloma – SIMR DAI Tardé 0809 – Página 24 CPU

Unidad de Control (V)

- Fases de ejecución de una instrucción
 - La ejecución de una instrucción consta de 4 fases:
 - Carga (Fetch)
 - Decodificación (Decode)
 - Ejecución de la operación (Execute)
 - Almacenamiento de resultados


CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 25 CPU

Unidad de Control (VI)

- Carga (Fetch):
 - Se activan las señales de control necesarias para transferir la instrucción de memoria a la UC. El registro de control de programa (PC) apunta a la dirección donde se encuentra la primera instrucción del programa.
 - Se guarda el código de la instrucción en el registro de instrucciones (RI).

CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 26 CPU

Unidad de Control (VII)




CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 27 CPU

Unidad de Control (VIII)

- Decodificación (Decode):
 - La instrucción es decodificada por el procesador.
 - El código de instrucción almacenado en RI se pasa a la unidad de decodificación (UD). Aquí se compara la instrucción leída buscando en una memoria interna, y cuando encuentra la entrada, lee en la memoria las microinstrucciones que es necesario ejecutar para realizar la instrucción.
 - En el ejemplo, la instrucción significa colocar el valor 0 en el registro AX. La UD ya tiene todos los detalles de cómo llevar esta tarea a cabo.

CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 28 CPU

Unidad de Control (IX)




CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 29 CPU

Unidad de Control (X)

- Ejecución de la operación (Execute):
 - En esta fase, el procesador obtendrá los operandos necesarios para el trabajo de la instrucción (si es que la instrucción lo requiere).
 - En el ejemplo, la instrucción MOV AX,0 lleva al registro de propósito general AX una constante cuyo valor es 0. El procesador tiene la instrucción MOV AX, obtenida de la posición de memoria 0100, pero necesita el valor constante 0 para completar la instrucción antes de proceder a su ejecución.
 - Para ello inicia otro ciclo de búsqueda, esta vez del operando, actualizando el CP a la dirección de memoria que contiene el operando, y guardándolo en el registro AX que nos ha indicado con anterioridad la instrucción.

CBF - IES Virgen de la Paloma - SIMR DAI Tardes 0809 - Página 30 CPU

Unidad de Control (XI)



CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 31 CPU


Unidad de Control (XII)

■ Almacenamiento de resultados:

- Consiste en el almacenamiento del resultado obtenido en la operación, en la dirección de memoria indicada por la instrucción. Este paso se realiza solamente si la instrucción lo requiere.
- Por último se calcula la dirección de la instrucción siguiente.

CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 32 CPU

Estructura de un Ordenador Sencillo (I)



CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 33 CPU

Estructura de un Ordenador Sencillo (II)

■ CP: Registro contador de programa

- Almacena la dirección de la siguiente instrucción que se ha de ejecutar.
- RD: Registro de dirección de memoria
 - Almacena las direcciones de memoria de las que se va a leer o sobre las que se va a escribir.
- RM: Registro de datos de memoria
 - Es un registro intermedio entre la memoria y el bus de datos. Almacena temporalmente los datos que se van a escribir o se acaban de leer

CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 34 CPU

Estructura de un Ordenador Sencillo (III)

■ Ejemplo de funcionamiento

- Llevamos el contenido del CP al bus de direcciones. La UC activa la señal CP-BD.
- El contenido del bus de direcciones se mete en el RD. La UC activa BD-RD.
- Se debe realizar una lectura de memoria para cargar la instrucción. La UC activa LM, con lo que el contenido de la posición de memoria indicada por el RD se almacena en RM.
- Este dato leído de la memoria hay que pasarlo al bus de datos. La UC activa RM-BM.

CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 35 CPU

Estructura de un Ordenador Sencillo (IV)

- El contenido del bus de datos se debe guardar en el RI. La UC activa BM-RI.
- Se incrementa el CP para dejarlo preparado para la instrucción siguiente. La UC activa ICP.
- Se debe hacer una lectura en memoria del operando implicado
 - El contenido de la dirección del operando pasa al bus de direcciones. La UC activa RI-BD.
 - El contenido en el bus de direcciones ha de pasar al RD. La UC activa BD-RD.
 - Se lee el operando de la memoria. La UC activa LM.
 - El contenido del RM se pasa al bus de datos. La UC activa RM-BM.

CBF - IES Virgen de la Paloma - SIMR DAI Tardé 0809 - Página 36 CPU

Estructura de un Ordenador Sencillo (V)

- El contenido del bus de datos hay que pasarlo a un registro de propósito general al que pueda acceder la ALU. En este caso sencillo usamos el RT (registro temporal). La UC activa BM-RT.
- El contenido del acumulador debe entrar a la ALU para sumarse al operando llegado de memoria. La UC activa AC-OAL.
- Se debe enviar a la ALU la señal identificativa de la operación a realizar. La UC activa la señal suma (líneas OP).
- El resultado obtenido se debe guardar en el acumulador. La UC activa la señal OAL-AC.